①特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-41820

®Int.Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)2月22日

H 03 K 19/0185 17/16 19/0175

L

8124-5 J

8941-5 J 8941-5 J H 03 K 19/00

101 P

審査請求 未請求 請求項の数 1 (全13頁)

20発明の名称 出力パツフア回路

· ②特 顧 平1-176699

②出 願 平1(1989)7月7日

@発明者 橋本 潔和

東京都港区芝5丁目33番1号 日本電気株式会社内

仍代 理 人 弁理士 越 場 隆

明細膏

1. 発明の名称 出力パッファ回路

2. 特許請求の範囲

ソースが電源に、ドレインが出力端子にそれぞれ接続された第1のPチャネル型電界効果型トランジスタと、

入力が入力端子からの入力信号を受け、出力が 該第1のPチャネル型電界効果型トランジスタの ゲートに接続された第1のインバータと、

入力が入力端子からの入力信号を受け、出力が 該第2のPチャネル型電界効果型トランジスタの ゲートに接続された第2のインバータと、

ドレインが出力端子に、ソースが接地にそれぞれ接続された第1のNチャネル型電界効果型トラ

ンジスタと、

入力が入力端子からの入力信号を受け、出力が 該第1のNチャネル型電界効果型トランジスタの ゲートに接続された第3のインバータと、

前記第1のNチャネル型電界効果型トランジスタと並列に、ドレインが出力端子に、ソースが接地に接続された第2のNチャネル型電界効果型トランジスタと、

入力が入力端子からの入力信号を受け、出力が 該第2のNチャネル型電界効果型トランジスタの ゲートに接続された第4のインバータとを備え、

前記第1のインパータの論理しきい値と前記第 2のインパータの論理しきい値とが互いに異なる ように設定され、

且つ、

前記第3のインパータの論理しきい値と前記第4のインパータの論理しきい値とが互いに異なるように設定されていることを特徴とする出力パッファ回路。

3. 発明の詳細な説明

魔業上の利用分野

本発明は、絶縁ゲート型電界効果型トランジスタ(以下、IGFETと記載する)を主な構成要素とする半導体記憶装置における出力バッファ回路の新規な構成に関する。

従来の技術

第4図において、CCLは、外部電源に接続される半導体記憶装置のケースの電源ピンを、CC

Pは、半導体配憶装置の電源パッドをそれぞれ示している。また、Leeは、CCLとCCPの間に付加されるケースのリードおよびポンディングワイヤの自己インダクタンスに起因する寄生インダクタンスを築中定数として示したものである。

また、CC1は内部回路の電源を、Rect は、CCPとCC1の間に付加されるアルミまたはポリシリコン等の配線抵抗に起因する寄生抵抗を模式的に示したものであり、CC2は、出力パッファ回路最終段専用の内部の電源を、Rcc は、CCPとCC2の間に付加される寄生抵抗を示している。

一方、SSLは、外部接地に接続される半導体記憶装置のケースのGNDピンを、SSPは半導体記憶装置のGNDパッドをそれぞれ表しており、しまは、SSLとSSPの間に付加される寄生インダクタンスを示している。また、SSLは、内部回路のGNDを、Rま」は、SSPとSSIの間に付加される寄生抵抗をそれぞれ模式的に示している。

更に、SS2は、出力バッファ回路最終段専用の内部のGNDを示しており、Rsssは、SSPとSS2の間に付加される寄生抵抗を示している。Doutは、出力バッファ回路の出力で半導体記憶装置の出力ピンに接続される。また、Ssutは、半導体記憶装置内のセンスアンプ回路の出力である。RDは、半導体記憶装置内の制御回路で発生され、読み出しモード時は"H"になる信号であり、RDはRDの反転の信号である。

尚、第4図に示した回路において、出力バッファ回路最終段に専用の電源およびGNDを用いる 理由は以下のようなものである。

即ち、出力パッファ回路最終段におけるゲート幅とゲート長との比(以下、〔WGATE/LGATE)と記載する)は、Dout に付加される容量(通常は 100 p F程度)を高速度で充放電するために、例えば〔WGATE/LGATE) 〒 500/5 程度と、一般に大きく段計されている。従って、内部国路と電源およびGN Dを共通にすると、出力パッファ回路最終段がスイッチングした時に発生したノイ

ズが、内部回路の電源およびGNDに回り込んで、 センスアンプ回路等の誤動作を生じる場合がある からである。

第5図は、第4図に示した出力パッファ回路の動作を説明するための信号波形図である。より詳細には、第5図(a)、(b)および(c)は、タイミングt,に、Sout が"L"から"H"へ、タイミングt,にSout が"H"から"L"へ変化した時の各部点の電圧波形と、アETQois に流れる電流[13]の時間変化とをそれぞれ示しており、表示した記号は、第4図の各節点の配号に対応する。

尚、以下の説明は、出力パッファ回路の読み出しモードについて専ら説明するので、RDは"H"、RDは"L"の状態を保持しているものとする。また、ここでは、半導体記憶装置は8ピット出力で、8つの出力パッファ回路が、それぞれの出力 Dout の各出力ピンに接続されているものとする。

さて、第 5 図(a)に示すように、タイミング t, に S_{aut} が "L" \rightarrow "H" に変化すると、

節点 O A が "H" → "L" に、 節点 O B が "L" → "H" に、 節点 O C が "H" → "L" に、 節点 O D が "L" → "H" に、 節点 O E が "H" → "L" に

それぞれ変化し、使って、FETQois が導通し、 一方、Qois は非導通になる。

この時、一般に出力パッファ回路では、電源およびGNDのノイズ対策のために、節点OEの方が節点OCよりも早く "H" \rightarrow "L" になるうに設計されており、これによってFETQ $_{01}$ 。およびQ $_{01}$ 。に貫通電流が流れないように構成されている。一方、この状態では、FETQ $_{01}$ 。を遺して、CCLからD $_{00}$ 。に I_{01} として示すような充電流が流れ、D $_{00}$ 。の電圧は I_{01} Vから次第に上昇して (I_{01} で平衡する。

ここで、 $R_{cos}=10\Omega$ 、 $FETQ_{ois}$ の $\{W_{oars}/L_{oars}\}$ が1000/5であるときに $\{I_{ro}\}=20$ m Aになるような 8 つの出力パッファ回路が、すべて "L" \rightarrow "H" へ変化したとすると、CC2

の(V_{cc})からの低下量 ΔV_{cc} は、 ΔV_{cc} = 10 \times $8 \times 0.02 = 1.6 V となる。また、この時、<math>CC$ 2 の電圧低下かトリガーとなり、 L_{co} および R_{cc} にも電流が援動的に流れる。

ここで、Reci、CCL、CCPおよびCC1に付加された容量Crc(図示せず)とLeoとがRーレーC回路を形成するので、第5図切に示すように、CC1の電圧は援助して次第に減衰し、最後に[Vec]で平衡する。その援幅と周期は、LeoとReci とCrcの値で決まる係数により決定されることになる。第5図のCC1は、この様子を示したものである。

即ち、タイミング t, にCClが (Voc) から低下する量は、タイミング t, のI,3の電流変化(d[l,3]/dt)に比例する。このため、FET Qolの [Walte/Lalte] を大きく設計すればするほどCClに乗るノイズの量は多くなる。

また、CC1とSS1は、容量で結合されているので、CC1に乗ったノイズがSS1にも乗り、このノイズはCC1と同位相で変化し、その振幅

はCCIの振幅よりも小さい。

逆に、タイミング toに Soutが "H" → "L" に変化すると、

節点OAが "L" → "H" に、

節点OBが"H"→"L"に、

節点OCが "L" → "H" に、

節点ODが "H" → "L" に、

. 節点OEが "し". → "H". に.........

それぞれ変化し、FETQoilは非導通に、Qoil は導通になる。

この時、この出力バッファ回路OUT3では、 前述したノイズ対策のために、節点OCが節点O Eよりも早く "L"→"H"になるように構成されているので、第5図(C)に「1.1として示すように、 FETQ。1.1を通してD。u1からSS2に向かって 放電電流が流れる。このD。u、の電圧は〔Vcc〕 から次第に低下して0Vで平衡する。

ここで、Rss:=50、FETQoteの(Wolfe /Lgare)が1000/5のと各に(Iss)=20mA となるような8個の出力パッファ回路がすべて "H" \rightarrow "L" に変化したとすると、SS2の0Vからの上昇量 Δ Vssa は;

 Δ V s s z = 5 × 8 × 0.02 = 0.8 V となる。また、この時、SS2 の電圧上昇がトリガーとなり、L s s およびR s s 、にも電流が振動的に流れる。従って、前述の場合と同様に、R s s i 、SSL、SSP およびSS1 に付加された容量 C τ s (図示せず)とL s s とがR τ L C C D 路を形成するので、第5 図 τ に 、また、C C 1 と

ここで、タイミングt』においてSS1か0Vから上昇する量は、タイミングt』のIxxの電流変化(d [Ixo]/dt)に比例するので、Qoioの (WGATE/LOATE)が大きいほど、SS1に乗るノイズの量は多くなる。尚、CC1にもSS1と同位相でノイズが乗り、CC1の提幅はSS1の振幅よりも小さくなる。

同様に、SSIの電圧が援助する。

このように、出力パッファ回路では、出力パッファ回路の最終段がスイッチングした時に、電源 およびGNDにノイズが発生する。使って、従来 は、出力バッファ回路の最終股の電源GNDを他の内部回路の電源およびGNDと別にしたり、出力パッファ回路の最終股のPE-IGFETとNE-IGFETとN同時に導通しないような構成を採用する等して、ノイズが内部回路に影響を与えないように対策を施していた。

しかしながら、一方で、上述のような回路はに対する高速化への要求は近年非常に高まっており、出力パッファ最終股の〔Weate/Leate)を大きく設計する必要が生じている。これは、前述した(d (lee)/dt)が大きくなることを意味し、出力パッファ最終股のスイッチングによるノイズが、内部回路の電源のスイッチングによるノイズが、内部回路の電源がよびGNDに発生する援助によりセンスアンプ回路等の感度の高い回路が誤動作するという問題を生じている。

第6図は、上述のようなセンスアンプ回路の典型的な例として、記憶素子としてFAMOSを用

いた回路の構成を示す回路図である。

即ち、この回路においては、節点SCが、FETQs:とQs:との論理しきい値付近にパイアスされているので非常に感度が高く、高速で動作する。FETQs:、Qs:はPE-IGFETであり、FETQs:、Qs:はNE-IGFETである。また、M::およびMs:は記憶楽子であり、記憶素子M::には"0"が、記憶素子M::には"1"が格納されているものとする。更に、X:、X:はアコーダXの、Y:はアコーダYのそれぞれ出力であり、選択された時はそれぞれ(Vcc)が印加される。

尚、このセンスアンプ回路は、インバータI, を介して出力パッファ回路に接続されている。

第7図は、第6図に示したセンスアンプ回路の動作を説明するための信号波形を示す図であり、タイミング t。に記憶素子Miiが選択され、タイミング t。に記憶素子Miiが選択された場合の各節点における信号の電圧波形を示したものである。尚、第7図中に示された各記号は、第6図中に示

す各節点の記号に対応している。

第7図において、VsA(off) は、"0"を記憶した記憶素子を選択した時の節点SAの平衡電圧を、VsA(on) は、"1"を記憶した記憶素子を選択した時の節点SAの平衡電圧を、それぞれ示している。また、Vsa(off) は、"1"を記憶した記憶素子を選択した時の節点SBの平衡電圧を、Vsa(off) は、"0"を記憶した記憶素子を選択した時の節点SBの平衡電圧を、それぞれ示している。また、点線で示した波形は、後述する誤動作が発生しなかった場合の各節点の電圧波形を示するのである。

いま、タイミング t_1 に、 X_1 が"H"、 Y_1 が"H"になり記憶素子 M_{11} が選択されたものとする。このとき、記憶素子 M_{11} は非導通になっているので、

節点SCの電圧は上昇し、 節点SBの電圧は低下し、 節点SAの電圧は上昇し、 節点SBの電圧はV_{**}(off) に向かい、 節点SAの電圧はV_{1A}(off) に向かう。 ここで、I₁ が節点SAの電圧変化を検出し、出 力Sout は "L" に変化する。従って、第5図に 示すように、出力バッファ回路の出力Dout は、 "H" から "L" へ変化する。

また、この動作に伴い、SS1の電圧が瞬間的に上昇するので、センスアンプ回路のPETQxxのゲートーソース間の電圧差が小さくなりPETはQxxが非導通になる。すると、あたかも"1"が記憶された記憶素子が選択されたかのように節点SBの電圧が再び上昇し、また、節点SAの電圧は再び低下する。このため、SoutおよびDoutの電圧も"し"→"H"に変化する。この時、SS1のノイズの程度が経い場合は、第7図に示する。のでは、第7図に示する。

以上のような動作のために、この従来の出力パッファ回路を用いた半導体記憶装置のスイッチングスピードは、本来のスイッチングスピードに対して、td. だけ遅れることになる。

一方、タイミング t . において X . が "H" にな り、記憶素子Maiが選択された場合、記憶素子Mai が導通するので、

節点SCの電圧は低下し、 節点SBの電圧は上昇し、 節点SAの電圧は低下し、 節点SBの電圧はVan(on)に向かい、

節点SAの電圧はVsa (on) に向かう。 ここで、Ⅰ、が節点SAの電圧変化を検出し、出 カS。u、は"H"に変化する。従って、出力バッ ファ回路の出力 D。』、は、"L"→"H"に変化 する。

これに伴い、CCIの電圧が瞬間的に低下する ために、第8図に示すセンスアンプ回路のQsoの ゲートーソース間の電圧差が小さくなり、口むが 非導通になり、あたかも "0" が記憶された記憶 紫子が選択されたかのように節点SBの電圧は再 び低下し、節点SAの電圧は再び上昇する。

以上のような動作のために、SoutおよびDout の電圧も "H" → "L" に変化する。ここで、C

Clのノイズの程度が軽い場合は、第7図に示す ように、節点SAおよび節点SBの電圧は本来の 平衡電圧まで復帰する。

従って、従来技術の出力パッファ回路を用いた 場合、半導体記憶装置のスイッチングスピードは、 本来のスイッチングスピードに対してtd,だけ 遅れることになる。

更に、上述のようなノイズの程度がより大きい 場合は、Doutが"H"を出力すると電源電圧が 低下し、センスアンプ回路が誤動作を起こしてD。。。 が"し"をを出力するようになる。このため、G ND電位が上昇し、今度は、D。』。が"H"を出 力するようになるので、センスアンプ回路と出力 パッファ回路との間で正帰還がかかり、回路は発 挺状態になってしまう。

発明が解決しようとする課題

以上述べたように、一般的な出力パッファ回路 では、動作を高速化のためには出力バッファ回路 の最終段を構成するPE-IGFETとNE-1

GFETの (Woarz/Leatz) を大きく設定する 必要があり、その場合は、最終段のPE一「GF ETが導通した瞬間に極めて大きな充電電流〔【1ヶ3】 インが出力端子にそれぞれ接続された第1のPチ が流れる。

このため、出力パッファ回路の最終段がスイッ チングした瞬間の(d 〔les〕/d t)または (d [1::] / d t) が大きくなり、ケースのし EADおよびポンディング様に付加される寄生イ ンダクタンスと、電源パッドまたはGNDパッド から内部回路の電源またはGNDに接続されるア ルミ配線やポリシリコン配線の寄生抵抗との影響 を受け、センスアンプ回路等の高級度な内部回路 の電源GNDにノイズが発生して誤動作を誘起す るという欠点がある。

そこで、本発明は、上配従来技術の問題点を解 決し、高速に動作する半導体記憶装置においても、 誤動作を誘起することなく使用することのできる 新規な出力バッファ回路の構成を提供することを その目的としている。

課題を解決するための手段

即ち、本発明に従うと、ソースが電源に、ドレ + ネル型電界効果型トランジスタと、入力が入力 端子からの入力信号を受け、出力が該第1のPチ. オネル型電界効果型トランジスタのゲートに接続 された第1のインバータと、故第1のPチャネル 型電界効果型トランジスタと並列に、ソースが電 類に、ドレインが出力端子に接続された第2のP チャネル型電界効果型トランジスタと、入力が入 力端子からの入力信号を受け、出力が該第2のP チャネル型電界効果型トランジスタのゲートに接 続された第2のインパータと、ドレインが出力端 子に、ソースが接地にそれぞれ接続された第1の Nチャネル型電界効果型トランジスタと、入力が 入力端子からの入力信号を受け、出力が該第1の Nチャネル型電界効果型トランジスタのゲートに 接続された第3のインパータと、前記第1のNチ ャネル型電界効果型トランジスタと並列に、Yレ インが出力端子に、ソースが接地に接続された第

2のNチャネル型電界効果型トランジスタと、入 力が入力端子からの入力信号を受け、出力かのゲー 2のNチャネル型電界効果型トランジスタのゲートに接続された第4のインバータとを備記策2の前記第1のインバータの論理しきい値と前記第2の行に異なるように設定され、且つ、前記第3のインバータの論理しまりに異なるように設定されていることを特質とする出力バッファ回路が提供される。

作用

前述した従来の出力パッファ回路に対し、本発明のに係る出力パッファ回路では、最終股のPEーIGFETが、互いに並列な第1および第2のPEーIGFETは、それぞれ別のインパータによって駆動されるように構成されている。また、最終股のNEーIGFETも、互いに並列な第1および第2のNEーIGFETにより構成

るので、高速動作が要求される半導体配値装置に おいても使用することができる。

以下、図面を容照して本発明をより具体的に説明するが、以下の開示は本発明の一実施例に過ぎず、本発明の技術的範囲を何ら限定するものではない。

夹施例1

第1図は、本発明に係る出力バッファ回路の具体的な構成例を示す回路図である。尚、第1図において、第4図に示した従来の回路と同じ構成要素には同じ参照番号を付して説明を省略している。また、第4図において、FETQosi、Qosi、Qosi、PETCosi、Qosi、Qosi、Qosi、Qosi、RelG

第1図に示す出力パッファ回路OUT1は、第 4図に示す従来例と比較すると、その最終段において、第1のPE-IGFETQ。:。に加えて第 2のPE-IGFETQ。:。を備えている点と、 されており、これらのゲートも、同様にゲートが 互いに別のインパータで駆動されている。

使って、一方のPE-IGFETおよびNE-IGFETの(Wolfe/Leate)は、助作速度を考慮せず小さく設定することができるので、出力パッファ回路の最終設がスイッチングした瞬間の充電電流(Irii)または放電電流(Irii)を小さくすることができる。

また、出力パッファ回路の最終段がスイッチングした瞬間の(d [lpt]] /dt)および(d [lpt]] /dt)および(d [lpt]] /dt)は、従来の出力パッファ回路に比較して小さくすることができるので、出力パッファ回路の最終段がスイッチングした瞬間にくなって、半導体記憶装置の出力パッファとして使用した場合、センスアンプ回路の限力作を続起することがない。また、第2のPE-IGFE Tと第2のNE-IGFE Tの [Weate/Loate]を大きく設定することにより、出力パッファ回路のスイッチングスピードを高速にすることができ

FETQ₀₂₁のゲートを、FETQ₀₂₁およびQ₀₂₂ から構成される第3のインパータにより駆動して いる点で異なっている。

ここで、FET Qoss と Qoss とは、互いに共通に、ソースが電源に、ドレインが出力増子に接続されている。また、FET Qoss は、FET Qos よりも [Woars/Loars] が小さく設計されている。尚、本実施例においては、...

Qoo: (Woars/Loars) = 30/3 に対して
Qoo: (Woars/Loars) = 30/10と設定され
ている。従って、節点OFが"H"→"L"に変
化するタイミングは、節点OCが"H"→"L"
に変化するタイミングよりも遅くなる。このよう
に設計することにより、FETQoot が導通する
タイミングをFETQoot が導通するタイミング
よりも遅くすることができる。

また、この出力バッファ回路は、最終股において、第1のNE-IGFETQoza に加えて第2のNE-IGFETQoza を備えている点と、FETQoza のゲート駆動するFETQoza および

Qost、から構成される第4のインパータを購える 点でも、従来例と異なっている。

ここで、FETQoseおよびQoseは、互いに共通に、ドレインが出力端子に、ソースが接地に接続されている。また、FETQoseは、FETQoseは、FETQoseは、FETQoseがよりも(Weate/Loars)が小さく設計されている。尚、本実施例においては、

Qois: (Wolfer / Loure) = 60 / 4 に対してQois: (Wolfer / Loure) = 60 / 10 と設定されている。従って、節点OGが $"L" \rightarrow "H"$ に変化するタイミングは、節点OCが $"L" \rightarrow "H"$ に変化するタイミングよりも遅くなる。このように設計するごとにより、FET Qois が導通するタイミングは、FET Qois が導通するタイミングは、FET Qois が導通するタイミングは、FET Qois が導通するタイミングよりも遅くなる。

以上のように構成された最終段を備えた出力パッファ回路では、Sout が L から "H" に変化して最終段がスイッチングすると、まずFET Qossが導通してDoutを充電し始め、ある一定時間経過後、FET Qost が導通して Dout を更に

(Voc) まで充電する。尚、FETQost が導通するタイミングは、Qost の (Woats/Loatt) により制御することができる。

また、この出力パッファ回路において、Soulが "H" から "L" へ変化して最終段がスイッチングすると、まず、FET Qoasが導通してDoulが放電され始めた後、ある一定時間経過後にFET Qoasが導通してDoulをさらに ① V まで放電する。尚、FET Qoas が導通するタイミングは、FET Qoas の [Weate/Leate]により制御することができる。

り詳細には、第2図(a)、(b)および(c)は、それぞれ、 S_{out} がタイミング t_1 で "L" \to "H" に、タイミング t_2 で "H" \to "L" に変化したときの各節点の電圧波形と、 $FETQ_{out}$ に流れる電流 I_{p+1} と、 $FETQ_{out}$ および Q_{out} に流れる電流 $(l_{p+1}+l_{p+2})$ の時間変化と $FETQ_{out}$ に流れる電流 $\mathfrak{A}(l_{p+1}+l_{p+2})$ の時間変化を示したものである。 $\mathfrak{A}(l_{p+1}+l_{p+2})$ の時間変化を示したものである。

ここで、本実施例の場合、FET Qoss は、従 来例の回路のFET Qossよりも(Woars/Lears) を小さく設定されているので、(Ipril)が(Ips) よりも少なくなる。従って、Doutの電圧の上昇速度は、タイミング tillまでは、従来例に比べて遅くなる。

次に、第2図(a)に示すように、タイミング tilにおいて節点OFが "H"から"L'"に変化するとFETQ。。・が導通する。従って、FETQ。。。とQ。・1 とが共に導通することになり、第2図(c)に示すように、充電電流(「Ipin+Ipin」)がCC2からD。・1に流れ、第2図(a)に示すように、D。・1に流れ、第2図(a)に示すように、D。・1に変化して(Voc)で平衡する。

本実施例の場合、FETQose は従来例のFE

T Qoie よりも (Weatz/Leatz) が小さく設定されているので、 [[xii] は [I xii] よりも少なく、 Dout の電圧の低下速度は従来例の場合に比べて、タイミング t zi までは遅い。

このように、本発明に係る出力パッファ回路では、Sout が"L"→"H"に変化した時に、まず、タイミングt;で【Wears/Loars】が小っさいQozs が導通するので、従来の回路に比較して(d(I,))/dt)が小さくなる。従って、出力パッファ回路の最終股のスイッチングによりQozs が導通した瞬間に電源CC1およびGNDSS1に乗るノイズCC1、SS1の重は、第2図のに示すように、従来の回路のそれ(第5図の

また、タイミング to;で、 [Woarz/Learz] の大きいFET Qoze が導通するので、タイミング to;以後は、FET Qozeおよび Qozeを介して Douzの電荷が放電される。 従って、 Douz は高速に放電される。

以上述べたように、本発明に係る出力バッファ回路は、最終段がスイッチングした時に内部回路の電源およびGNDに発生するノイズの量が従来技術の場合に比べ少なくなるので、半導体記憶装置に用いても、センスアンプ回路の動作が遅くなったり発援したりするような誤動作を誘起することがない。

実施例2

第3図は、本発明に係る出力バッファ回路の他の構成例を示す回路図である。尚、第1図において、第4図に示した従来の回路と同じ構成要素には同じ参照番号を付して説明を省略している。また、第4図において、FETQani、Qoni、Qoni およびQoni はPE-IGFETであり、FET に示す C C 1 、 S S 1) よりも少なくなる。即ち、本発明に係る出力バッファ回路を半導体記憶装置に用いた場合、センスアンプ回路等の摂動作が防止される。

また、本発明に係る出力バッファ回路では、タイミング tinに、 [Woarz/Loarz] の大きいFETQozz が導通して、タイミング tin以後は、FET Qozz および Qozz を介して Dout が充電される。 即ち、タイミング tin以後は高速で Dout が (Vec) まで充電される。

Qoss、Qoss、QossおよびQosoはNE-IGF ETである。また、RiおよびRiは抵抗素子である。

第3図に示す出力パッファ回路OUT2では、 節点OHが節点OCよりも遅いタイミングで"H" →"L"になるように数定するために、FETQoss のドレインとPETQoss のドレインとの間に抵抗R、を挿入している。また、節点OIが節点O Eよりも遅いタイミングで"L"→"H"になる ように数定するために、FETQoss のドレイン とFETQoss のドレインとの間に抵抗R。を挿入 している。

即ち、上述のように、抵抗R:およびR:を挿入することにより、FETQos:がFETQos:よりも遅れて導通するように設定し、また、FETQos:がFETQos:

て任意に設定することができる。

従って、この回路の動作は、実施例1の出力パッファ回路の動作と実質的に同一となり、これを半導体記憶装置に用いた場合、実施例1の出力パッファ回路と同様の効果がある。尚、本実施例では、抵抗RiおよびRiを抵抗素子として説明したが、これをIGPET等の他の素子によって構成

することが可能なことはいうまでもない。

発明の効果

以上説明したように、本発明のに係る出力バッファ回路では、それぞれ互いに並列な1対のPE-IGPETにより最終 及が構成されており、これらのPE-IGFET は、それぞれ別のインバータによって駆動される ように構成されている。

従って、一方のPE-IGFETおよびNE-IGFETの「Wonge/Long」は、動作速度を考慮せず小さく設定することができるので、出力パッファ回路の最終段がスイッチングした瞬間の充電電流(Iric)を小さくすることができる。

また、出力パッファ回路の最終及がスイッチングした瞬間の(d(lini)/dt)および(d(lini)/dt)は、従来の出力パッファ回路に比較して小さくすることができるので、出力パッファ回路の最終段がスイッチングした瞬間に内

部回路の電源GNDに乗るノイズの量は少なくなる。

従って、半導体記憶装置の出力バッファとして使用した場合、センスアンプ回路の誤動作を誘起することがない。また、第2のPE-IGFETと第2のNE-IGFETの(Woate/Leate)を大きく設定することにより、出力バッファ回路のスイッチングスピードを高速にすることができるので、高速動作が要求される半導体記憶装置においても使用することができる。

尚、前記実施例においては、出力バッファ回路の最終段のPE-IGFETとNE-IGFETとをそれぞれ2個並列に接続して構成した例を開示したが、各ゲートが別のインパータで駆動されるような構成であれば、何個並列に接続されても同様な機能を実現することが可能であり、これが本発明の範囲に含まれることはいうまでもない。

4. 図面の簡単な説明

・・ 第1図は、本発明に係る出力パッファ回路の構

成例を示す回路図であり、

第2図(a)、(b) および(c) は、第1図に示した回路 の動作を説明するための信号波形図であり、

第3回は、本発明に係る出力バッファ回路の外の構成例を示す回路図であり、

第4図は、従来の出力バッファ回路の典型的な 構成を示す回路図であり、

第5図(a)、切および(c)は、第4図に示した回路の動作を説明するための信号波形図であり、

第6図は、第4図に示す出力パッファ回路と共 に使用される半導体記憶装置のセンスアンプ回路 の構成を示す回路図であり、

第7図は、第6図に示したセンスアンプ回路の 動作を説明するための信号波形図である。

〔主なお照符号〕

Golo, Golo, Gol, Gol, Golo,

・・・ Pチャネル型エンハンスメントIGFET (PE-IGFET)、 Q., Q., Q., Q.,

Q. ... Q. ... Q. ... Q.

・・・Nチャネル型エンハンスメントIGFET (NE-IGFET)、

OUTÍ, OUT2, OUT3

・・・出力パッファ回路、

CCL, CCP, CC1, CC2 · · ·

・・・電源(電源ピン、電源パッド)、

· Deut ・・・出力パッファ回路の出力、

5....・・・センスアンプ回路の出力、

SSI, SS2, SSL, SSP · · ·


···GND (GNDEN GNDMAK)


Lcc、Lss・・・寄生インダクタンス


Reci、Reca、Rssi、Rssa···寄生抵抗、


RD、RD・・・読み出し個号


特許出願人 日本 電 気 株 式 会 社 代 理 人 护理士 越場 隆

















第7図